سامسونج LPDDR5X-PIM: تسريع AI بواقع 3.01x لمعالجة التكاليف

مقدمة تحليلية

كشفت سامسونج في مؤتمر Hot Chips 2026 عن ذاكرة LPDDR5X-PIM، محققة تسريعاً في استدلال الذكاء الاصطناعي بواقع 3.01x في معدل الرموز في الثانية (TPS) ومحسنة زمن تشغيل النموذج بواقع 2.28x مقارنة بذاكرة LPDDR5X القياسية. هذه الذاكرة الجديدة، التي تتضمن وحدة منطقية داخل الذاكرة (PIM)، توفر عرض نطاق ترددي أكبر بثمانية أضعاف، ليصل إلى 614 جيجابايت/ثانية مقارنة بـ 76.8 جيجابايت/ثانية لذاكرة LPDDR5X-9600. تأتي هذه الخطوة في سياق تزايد تكاليف شرائح الذكاء الاصطناعي، حيث يشكل مكون الذاكرة الجزء الأكبر من التكلفة، ومع التحذيرات من شركة Micron بشأن تفاقم طلب رقائق HBM، تقدم سامسونج حلاً يستهدف تقليل الاختناقات في المعالج وزيادة الكفاءة التشغيلية. هذا المنتج يمثل تطبيقاً فعلياً لمفهوم LPDDR5X-PIM الذي عرضته الشركة في عام 2023، بعد سنوات من تطوير تقنية PIM التي بدأت عرضها مع مكدسات HBM في عام 2021.

التحليل التقني

تدمج LPDDR5X-PIM وحدة معالجة منطقية صغيرة مباشرة بجانب خلايا DRAM، مما يتيح إجراء العمليات الحسابية الأساسية داخل الذاكرة. يعالج هذا التصميم تحدي نقل البيانات المستمر بين الذاكرة والمعالج المركزي، وهو اختناق رئيسي في مهام استدلال الذكاء الاصطناعي. تتميز هندسة LPDDR5X-PIM بوجود وحدة PIM خاصة لكل بنك ذاكرة، وهو تطور مقارنة بتصميمات HBM-PIM السابقة التي تطلبت اقتطاع بنوك الذاكرة لاستيعاب المنطق.

تتغذى بنوك الذاكرة وملفات سجل التدرج (SRF) وملفات سجل المصدر (SRF) على أشجار MAC متوازية. بعد الانتهاء من الحسابات، تُكتب المخرجات، سواء كانت أرقاماً صحيحة أو ذات فاصلة عائمة، إلى ملف سجل متجه (VRF). يمكن لذاكرة LPDDR5X-PIM العمل في وضعين: وضع البنك الواحد (DRAM التقليدي) أو وضع البنوك المتعددة (PIM). تعمل وحدات التحكم التقليدية في DRAM مع هذا التصميم، حيث يتم التبديل بين أوامر القراءة/الكتابة القياسية وأوامر PIM للقراءة/الكتابة حسب الوضع التشغيلي. التحدي الرئيسي الذي واجهته سامسونج كان إعادة الترتيب مع DRAM التقليدي.

آلية تجاوز تحدي إعادة الترتيب

لحل مشكلة إعادة الترتيب، تستخدم سامسونج ما تسميه وضع محاذاة العناوين (AAM). يقوم هذا الوضع بربط عناوين DRAM بتعليمات MAC، وتعيين عنوان VRF/SRF بناءً على عناوين RA/CA على التوالي، وليس بناءً على ملف سجل التعليمات. لتوضيح تدفق البيانات، قدمت سامسونج مثالاً لعملية MAC: يتم تخزين 512 بايت من بيانات التنشيط FP8، وتقسيمها إلى 16 حزمة بحجم 256 بت، ثم تُكتب هذه الحزم إلى كل بنك وتُسجل في ملف سجل المصدر. يقرأ أمر PIMX_RD بيانات الوزن من بنك DRAM، ويغذيها إلى أشجار MAC جنباً إلى جنب مع البيانات من ملف سجل المصدر. بمجرد اكتمال الحساب، يُكتب متجه الإخراج من كل عملية إلى ملف سجل المتجه (VRF) الذي يبلغ حجمه 1 كيلوبت، ويسمح بأربع عمليات حسابية كحد أقصى. ينقل أمر PIMX_WR بيانات الإخراج مرة أخرى إلى بنك DRAM. أخيراً، يتحول المضيف إلى وضع البنك الواحد (DRAM التقليدي) وينفذ 16 عملية قراءة لجمع الإخراج من جميع بنوك الذاكرة.

تأتي LPDDR5X-PIM في حزمة مصفوفة كروية قياسية بحجم 561 كرة، وتستخدم سامسونج صنفين (ranks) من 64 بت مع وحدات 16 جيجابايت، موزعة على أربع رقائق لكل صنف، بإجمالي ثماني رقائق. في الاختبارات الأولية، أظهرت LPDDR5X-PIM تحسناً بواقع 2.28x في زمن تشغيل النموذج وزيادة 3.01x في معدل الرموز في الثانية، وذلك باستخدام مسرّع ذكاء اصطناعي طرفي واختبار نموذج Llama 3.1 بثمانية مليارات معلمة. على صعيد استهلاك الطاقة، تتوقع سامسونج أن يكون إجمالي استهلاك الطاقة أقل مقارنة بـ DRAM التقليدي بسبب تقليل حركة البيانات، على الرغم من أن ذروة استهلاك الطاقة ستكون "أعلى بكثير" بسبب السحب المتقطع للطاقة من PIM. أكد كرام هوانغ من سامسونج أنهم "لا يشهدون زيادة كبيرة في استهلاك الطاقة".

السياق وتأثير السوق

تتزايد أهمية تقنيات الذاكرة المبتكرة بشكل حاد، مدفوعة بالطلب المتصاعد على الذكاء الاصطناعي وتكاليف شرائح الذاكرة المتزايدة، والتي أصبحت تشكل الجزء الأكبر من تكلفة شرائح الذكاء الاصطناعي. تواجه ذاكرة النطاق الترددي العالي (HBM) تحديات كبيرة، حيث حذرت شركة Micron من أن الفجوة السيليكونية بين HBM وDDR5 تتسع مع كل جيل وأن الطلب على رقائق HBM يتفاقم، مما يزيد من تكاليفها. في هذا السياق، تقدم سامسونج LPDDR5X-PIM كحل استراتيجي لمعالجة هذه التحديات، خصوصاً في تطبيقات استدلال الذكاء الاصطناعي التي لا تتطلب بالضرورة النطاق الترددي الهائل الذي توفره HBM.

تاريخ سامسونج مع PIM يعود إلى عام 2021 عندما عرضت التقنية عبر مكدسات HBM في مسرّعات AMD. وفي عام 2023، قدمت HBM-PIM، كما قدمت "مفهوم" LPDDR5X-PIM. ما تم عرضه في Hot Chips 2026 هو منتج حقيقي تم التحقق من صحته، ويشير إلى نضج التقنية. كما تتطلع الشركة إلى LPDDR6X-PIM، وتأمل في الحصول على مواصفات أولية من JEDEC هذا العام. تقليدياً، اقتصرت تطبيقات LPDDR5X على المنتجات الاستهلاكية، لكنها الآن تجد طريقها إلى استخدامات أوسع. تستخدم Nvidia وحدات SOCAMM2 القابلة للخدمة لدعم ذاكرة LPDDR5X مع وحدة المعالجة المركزية Vera. كما تستخدم Intel ذاكرة LPDDR5X في مسرّع الذكاء الاصطناعي الجديد "Crescent Island". تستهدف سامسونج من خلال LPDDR5X-PIM أسواق الخوادم، والأجهزة الطرفية (client)، والأجهزة المحمولة، مما يشير إلى طموح واسع لتسريع الذكاء الاصطناعي على الحافة. على الرغم من أن LPDDR5X-PIM لا تصل إلى النطاق الترددي لـ HBM، إلا أنها توفر بديلاً فعالاً من حيث التكلفة واستهلاك الطاقة لتطبيقات الذكاء الاصطناعي الأقل تطلباً.

رؤية Glitch4Techs

تمثل LPDDR5X-PIM من سامسونج خطوة هندسية حاسمة لمعالجة القيود الاقتصادية والفيزيائية لتطبيقات الذكاء الاصطناعي، خصوصاً في قطاعات الأجهزة الطرفية والمحمولة التي لا تستطيع تحمل تكاليف HBM الباهظة أو متطلباتها من الطاقة. إن تحقيق تسارع يصل إلى 3.01x في الأداء وعرض نطاق ترددي أكبر بثمانية أضعاف في مهام الاستدلال يعد إنجازاً ملموساً يوفر بديلاً عملياً. ومع ذلك، لا يمكن تجاهل حقيقة أن الاختبارات باستخدام نموذج Llama 3.1 بثمانية مليارات معلمة أظهرت "مخرجات مختلفة"، مما يشير إلى تحديات في الدقة لا تزال بحاجة إلى "تحسينات جارية". طالما ظلت الدقة عرضة للتسوية، فإن أي مكاسب في السرعة تبقى بلا قيمة في التطبيقات الحاسمة.

هذا الأمر يجب أن يُعالَج بشكل حاسم قبل أن تتمكن LPDDR5X-PIM من تحقيق إمكاناتها الكاملة كبديل موثوق به وفعال من حيث التكلفة.