PCIe 6.0 SSDs: Micron و Samsung تتصدران، Marvell و Phison و SMI تستعدان

مقدمة تحليلية

رُخّصت مواصفات PCIe 6.0 في أوائل عام 2022، ولكنها شهدت تأخراً لسنوات في تطبيقها التجاري. اليوم، بدأت وحدات تخزين الحالة الصلبة (SSDs) المستندة إلى هذه التقنية بالوصول إلى السوق أخيراً. كانت Micron أول من قدم محرك أقراص PCIe 6 SSD في منتصف عام 2025، تلتها Samsung التي بدأت الإنتاج الضخم لمحركات PM1763 في يوليو 2026. هذه القفزة ليست مجرد زيادة في الأرقام، بل تتطلب تحولاً جذرياً في طريقة نقل البيانات.

بينما كانت أجيال PCIe 1.0 حتى 5.0 تستخدم ترميز NRZ وإشارات 128b/130b، فإن PCIe 6.0 تعتمد الآن إشارات PAM4 التي تضاعف معدل النقل الفعال إلى 64 GT/s مع الحفاظ على معدل الإشارة الفيزيائي عند 32 Gbaud. هذا التغيير زاد من تعقيد تصميم أجهزة الإرسال والاستقبال، مما استلزم معالجات إشارات رقمية (DSPs) متطورة وتصحيح الأخطاء الأمامي (FEC). تأخرت برامج الاختبار التشغيلي نفسها، حيث لم تُجرَ أولى اختبارات التشغيل البيني لـ PCIe 6.0 بسرعة 64 GT/s إلا في أواخر يوليو 2026، مما يؤكد حجم التحدي الهندسي الذي واجهته الصناعة. مع اقتراب منصات PCIe Gen6 الفعلية من الظهور، يتسارع مصنعو وحدات التحكم المستقلة – Marvell و Phison و Silicon Motion – لتقديم حلولهم لتلبية هذا الطلب المتزايد على عرض النطاق الترددي.

التحليل التقني

تكمن التحديات الأساسية لـ PCIe 6.0 في الانتقال إلى تقنية إشارات PAM4، التي تقوم بترميز بتين لكل رمز باستخدام أربعة مستويات جهد بدلاً من بت واحد لكل إشارة كما كان الحال في NRZ. هذا، وإن كان يضاعف معدل النقل الفعال إلى 64 GT/s، فقد زاد من تعقيد تصميم وحدات التحكم بشكل كبير، مستلزماً معالجات إشارات رقمية (DSPs) متطورة، وموازنة، وتصحيح الأخطاء الأمامي (FEC)، وآليات إعادة المحاولة القائمة على CRC، مما أخر التطوير لسنوات. يتطلب PCIe 6.0 أيضاً في كثير من الأحيان استخدام Retimers، مما أضاف تعقيداً لتطوير الخوادم. توفر واجهة PCIe 6.0 عرض نطاق ترددي للمضيف يصل إلى حوالي 30.25 GB/s لربط x4.

مواصفات وحدات التحكم الرائدة

تستعد شركات تصنيع وحدات التحكم المستقلة لإطلاق حلولها المؤسسية:

• Marvell Bravera SC6 (MV-SF1410):
  • المعالجات: 15 نواة Arm (12 Cortex-R82، 3 Cortex-M7، معالج Cortex-M3 آمن).
  • الواجهة: PCIe 6.0 x4، متوافق مع NVMe 2.2، بحد أقصى 30.25 GB/s.
  • قنوات NAND: 16 قناة، 8 CE لكل قناة، تدعم 3600 MT/s NAND.
  • السعة التقديرية: 512 TB خام، مع إمكانية أعلى.
  • الذاكرة: 5 MB SRAM، واجهة DDR5 بحجم 64 بت مع ECC.
  • التشفير: AES, SHA, RSA, elliptic-curve cryptography، متوافق مع TCG.
  • التوفر: عينات في Q4 2026، محركات أقراص في أواخر 2027 أو 2028.

• Phison X3 (PS5303):
  • الواجهة: PCIe 6.0 x4، متوافق مع NVMe 2.3، 16 قناة.
  • الأداء: 28 GB/s قراءة وكتابة متسلسلة، 6.8 مليون IOPS عشوائي.
  • الكفاءة: 4 GB/s لكل واط.
  • التصنيع: عملية N4.
  • السعة القصوى: 2 Petabytes.
  • الأمن: OCP Datacenter NVMe SSD Specification v2.6، TCG Opal 2.3، DOE، IDE، Caliptra، CNSA 2.0، 64 SR-IOV.
  • التوفر: عينات التصاميم المرجعية في نوفمبر 2026، الإنتاج الكمي في 2027.

• Silicon Motion SM8466:
  • الجيل: الثاني من وحدات التحكم المؤسسية، 16 قناة NAND.
  • الأداء (شائعات): 28 GB/s متسلسل، 7 مليون IOPS عشوائي.
  • السعة (شائعات): تصل إلى 512 TB.
  • الأمن: TCG Opal, Secure Boot, SR-IOV.

السياق وتأثير السوق

قبل ظهور وحدات التحكم المستقلة هذه، كانت Micron و Samsung تتقدمان في سوق PCIe 6.0 SSDs. قدمت Micron محرك 9650 كأول محرك PCIe 6.0 x4 SSD في الصناعة، معتمداً على وحدة تحكم داخلية وذاكرة G9 3D TLC NAND ذات 276 طبقة بواجهة 3600 MT/s. حقق هذا المحرك سرعات قراءة متسلسلة تصل إلى 28 GB/s، وكتابة 14 GB/s، و5.5 مليون IOPS قراءة عشوائية، و900,000 IOPS كتابة عشوائية، بسعات تصل إلى 25.6 TB. بدأ أخذ العينات منه في Q3 2025.

تحدت Samsung هذا بمنتج PM1763 الذي بدأ إنتاجه الضخم في يوليو 2026، مستخدماً وحدة تحكم خاصة مصنعة بتقنية 4nm وذاكرة V-NAND من الجيل التاسع. يوفر طراز 16 TB الرائد سرعات قراءة متسلسلة تصل إلى 28.4 GB/s وكتابة 21.9 GB/s. كلتا الشركتين استهدفتا الخوادم المخصصة للذكاء الاصطناعي، حيث قامت Micron بتحسين 9650 للتواصل من نظير إلى نظير (peer-to-peer) مع وحدات معالجة الرسوميات Nvidia Blackwell، بينما صممت Samsung PM1763 للخوادم المبردة بالسائل direct-to-chip (D2C) لتحقيق أقصى أداء.

في المقابل، تأخر مورّدو وحدات التحكم المستقلون مثل Marvell و Phison و SMI، مع تواريخ أخذ عينات وإنتاج تتراوح بين Q4 2026 و2028. Phison X3 يعد بسعات تصل إلى 2 Petabytes، متجاوزاً بذلك السعة القصوى لـ Micron 9650 البالغة 25.6 TB وسعات Samsung PM1763 البالغة 16 TB، مما يشير إلى تحول محتمل في كثافة التخزين. ومع ذلك، فإن اعتماد الشركات على هذه الوحدات سيتأخر عن المنتجات المتكاملة. بينما كان PCIe 5.0 يوفر سرعات أقل بشكل ملحوظ (مقارنة بـ 28-30 GB/s لـ PCIe 6.0)، فإن التحول إلى PCIe 6.0 لا يغير فقط الأداء، بل يضع معياراً جديداً لكفاءة الطاقة وعرض النطاق الترددي لكل واط، وهو أمر حيوي لمراكز بيانات الذكاء الاصطناعي الضخمة.

رؤية Glitch4Techs

يُظهر المشهد الحالي لتقنية PCIe 6.0 SSD أن الصناعة تتجه نحو تحول حتمي مدفوع بمتطلبات الذكاء الاصطناعي. رغم الضجة حول السرعات الهائلة التي تصل إلى 30.25 GB/s، والقفزة النوعية في كفاءة الطاقة، فإن الواقع يشير إلى أن التبني واسع النطاق لهذه التقنية سيظل أبطأ مما هو متوقع. السبب الرئيسي هو أن أولى اختبارات التشغيل البيني لـ PCIe 6.0 بسرعة 64 GT/s لم تُجرَ إلا في أواخر يوليو 2026. هذا التأخير الجوهري في برامج الامتثال والاختبار التشغيلي يعني أن البنية التحتية المتكاملة والناضجة التي تحتاجها مراكز البيانات الضخمة لن تكون جاهزة بالكامل قبل سنوات.

تظل وعود الشركات المستقلة مثل Marvell و Phison و SMI، بتوفير وحدات تحكم في أواخر 2027 أو حتى 2028، مجرد إعلانات متأخرة مقارنة بمنتجات Micron و Samsung المتاحة بالفعل. بينما تقدم الشركات الرائدة حلولاً متكاملة، فإن نظام البيئة الأوسع لـ PCIe 6.0، بما في ذلك CPUs ووحدات الرسوميات Retimers، لم يصل بعد إلى مستوى النضج الكافي لدعم نشر مكثف. التقنية هنا، لكن البنية التحتية ليست كذلك. ببساطة، السرعات الجديدة متاحة لمن يستطيع تحمل تكاليفها المعقدة ومحدوديتها الحالية.