Marvell تدفع لإعادة تدوير DDR4 وسط أزمة DRAM مع بنية ذاكرة AI ثلاثية

ارتفعت أسعار عقود DRAM التقليدية بنسبة تتراوح بين 90% و 95% في الربع الأول من عام 2026 وحده، مسجلةً أشد زيادة في تاريخ فئات DRAM كافة. وفي ظل هذه الظروف، أطلقت Marvell محفظة "البنية التحتية لذاكرة الذكاء الاصطناعي" ثلاثية الطبقات في 4 أغسطس خلال فعاليات FMS 2026 بسانتا كلارا، معترفةً بتأثير النقص الحاد في الذاكرة. ووصلت النفقات الرأسمالية لمقدمي الخدمات السحابية الضخمة (hyperscaler capex) على الذاكرة إلى 30% هذا العام، صعوداً من 8% في عامي 2023 و 2024.

مقدمة تحليلية

تواصل أسعار DRAM صعودها، حيث أضاف الربع الثاني 58% إلى 63%، ومن المتوقع أن ترتفع أسعار DRAM الخوادم بنسبة 13% إلى 18% إضافية في الربع الثالث. هذه الزيادات مدفوعة إلى حد كبير بنقص حاد، وبتوجيه الشركات المصنعة للرقائق (wafers) نحو إنتاج HBM الأكثر ربحية. في هذا السياق، تروج Marvell بنشاط لإعادة تدوير DDR4 للاستخدام في ذاكرة CXL، وهي استراتيجية تعتمدها Meta بالفعل. وقد أشار نائب رئيس تسويق المنتجات في Marvell، خرام مالك، إلى أن إعادة استخدام DDR4 هي الاستخدام الأهم لـ CXL، بينما كانت الفكرة مجرد بند للاستدامة قبل عامين، تحولت الآن إلى بند رأسمالي حيوي.

التحليل التقني

تتألف محفظة Marvell "للبنية التحتية لذاكرة الذكاء الاصطناعي" من ثلاث طبقات، قطعة واحدة منها فقط جديدة. العنصر الجديد هو متحكم SSD Bravera SC6 PCIe 6.0، والذي ستبدأ عينات منه بالتوفر في الربع الرابع من عام 2026، مما يعني أن أقراص التخزين القائمة عليه لن تظهر قبل عام 2027. يأتي المتحكم بمواصفات تدعم بيئات الحوسبة السحابية عالية الأداء:

• واجهة PCIe 6.0 x4
• 16 قناة NAND مع 8 تفعيلات رقائق لكل قناة
• واجهة ONFI و Toggle بسرعة 3,600 MT/s
• 12 نواة Arm Cortex-R82 وثلاث نوى Cortex-M7
• يدعم NAND من عدة موردين
• يستخدم طبقة ترجمة الفلاش المدارة من المضيف (host-managed FTL)
• العبء العملي الأساسي هو تجاوز سعة ذاكرة التخزين المؤقت للمفتاح-القيمة (KV cache spillover) من HBM إلى SSD.

فيما يتعلق بمتحكمات التوسعة، فإن Structera X 2404 و X 2504، المخصصة لذاكرة DDR4 و DDR5 على التوالي، تُشحن منذ عام 2024. وتدعي Marvell أنها "قيد النشر لدى مقدمي الخدمات السحابية الضخمة"، وتتميز بضغط LZ4 المدمج الذي يضاعف السعة الفعالة بحوالي 2 إلى 2.5 مرة.

محول CXL ونظام الفوتونيات

محول Structera S 30260، الذي أُعلن عنه في مارس، ستبدأ عينات منه بالتوفر هذا الربع. يوفر المحول 260 مسار PCIe 6.0 و CXL 3.x، ويربط 16 أو 32 وحدة معالجة مركزية (CPU) أو وحدات معالجة رسومية (GPU) بما يصل إلى 48 تيرابايت من الذاكرة المشتركة بنطاق ترددي إجمالي يصل إلى 4 تيرابايت/ثانية، وبزمن استجابة ذهاباً وإياباً يقل عن 460 نانوثانية. وتُظهر قياسات Marvell الخاصة، غير المعلن عنها نموذجها أو خطها الأساسي، أن طبقة DRAM المجمعة بسعة 16 تيرابايت تحقق زيادة 4.8 مرة في إنتاجية الاستنتاج، وتخفيضاً بنسبة 82.7% في وقت الوصول إلى الرمز الأول في إعدادات GPU. أما طبقة Photonic Fabric البصرية للذاكرة، فقد جاءت مع استحواذ Marvell على Celestial AI مقابل 3.25 مليار دولار في فبراير.

وتصل هذه الطبقة إلى 50 متراً، وتوفر ما يصل إلى 32 تيرابايت من ذاكرة التخزين المؤقت الساخنة للمفتاح-القيمة (warm KV cache)، مع إنتاجية رموز مُطالب بها تتراوح بين 2 إلى 3 أضعاف ضمن البصمات الحالية.

السياق وتأثير السوق

تظهر أزمة الذاكرة مستمرة، حيث ارتفعت أسعار عقود DRAM التقليدية بنسبة 90% إلى 95% في الربع الأول من عام 2026، وهي أعلى زيادة سجلت على الإطلاق في جميع فئات DRAM. وقد أضاف الربع الثاني زيادة بنسبة 58% إلى 63%، ومن المتوقع أن ترتفع أسعار DRAM الخوادم بنسبة 13% إلى 18% في الربع الثالث، مدفوعة بتوقعات TrendForce. كان هذا الارتفاع بسبب تحويل الموردين لرقائقهم إلى إنتاج HBM. كما أفادت TrendForce بأن أسعار الذاكرة القديمة (DDR4) ارتفعت بنسبة تصل إلى 50% في الربع الأول وحده، وأن DDR5 تضاعفت أسعارها مرتين.

في هذا السياق، كانت Meta رائدة في إعادة استخدام DDR4، حيث قدمت شريحة Vistara ASIC الخاصة بها في ISCA 2026 في أواخر يونيو. هذه الشريحة هي موسع CXL 2.0 من النوع 3 على وصلة PCIe 5.0 x16، تربط قناتي DDR4 بالمضيف، وتعمل بسعة 128 جيجابايت لكل شريحة باستخدام وحدات 32 جيجابايت مستردة من أجهزة متقاعدة. كل خادم ذاكرة (MemServer) يجمع معالج AMD EPYC Turin بـ 768 جيجابايت من DDR5-6400 المحلية و 256 جيجابايت من DDR4-2400 المتصلة بـ CXL، بمتوسط زمن استجابة خامد ذهاباً وإياباً يبلغ حوالي 50 نانوثانية. وتدعي Meta أن 40% من أسطولها مقيد بسعة الذاكرة، وأن خوادمها تعمل من 3 إلى 5 سنوات بينما DRAM داخلها صالح للعمل من 7 إلى 10 سنوات.

وقد أدى هذا النشر إلى خفض عدد الخوادم بنسبة 25% لبعض أعباء عمل استنتاج التعلم الآلي المنفصل، وخفض متوسط زمن الاستجابة بنسبة 29% للتخزين المؤقت الموزع، وتقليل فشل المهام بنسبة 33%. بينما طورت Meta شريحة ASIC داخلية وهيكل MemServer داخلي، ومكدس وضع الصفحات لنظام Linux داخلي بالكامل، فإن Astera Labs تقدم متحكمات Leo التي وصلت إلى معاينة سلسلة M من Microsoft Azure في نوفمبر الماضي. تشير تقديرات Yole إلى أن ثلثي الخوادم التي بيعت في الربع الأول من عام 2025 كانت قادرة على CXL، ومن المتوقع أن تصل هذه النسبة إلى أكثر من 90% بحلول نهاية هذا العام، لكن نسبة الخوادم التي تستخدم CXL فعلياً لا تزال قريبة من الصفر اليوم، ولا يُتوقع أن تتجاوز 13% بحلول عام 2030.

رؤية Glitch4Techs

محفظة Marvell لـ "البنية التحتية لذاكرة الذكاء الاصطناعي"، على الرغم من تقديمها في ظل أزمة ذاكرة حادة، هي في جوهرها إعادة تجميع لمنتجات موجودة منذ عامين، باستثناء متحكم SSD الجديد Bravera SC6 الذي لم يتجاوز مرحلة العينات حتى الربع الرابع من عام 2026. الحديث عن إعادة تدوير DDR4، الذي كان في السابق مجرد "بند استدامة"، أصبح الآن "بنداً رأسمالياً" بسبب ارتفاع أسعار DRAM بنسبة 95% في ربع واحد. هذا التحول ليس ابتكاراً من Marvell بقدر ما هو استغلال ذكي للسياق السوقي الراهن. بينما تعرض Meta بيانات قوية حول فوائد إعادة تدوير DDR4 مع شريحة Vistara ASIC داخلية، فإن اعتماد السوق الأوسع على CXL لا يزال محدوداً بشكل لافت.

توقعات Yole التي تشير إلى أن نسبة استخدام CXL الفعلية تظل "قريبة من الصفر اليوم" وستصل إلى 13% فقط بحلول عام 2030، تضع حداً لآمال Marvell في تحقيق انتشار واسع وسريع. العروض الحالية من Marvell تُعد محاولة لبيع حلول جاهزة في سوق يتطلب حلولاً مخصصة، خاصة وأن عمالقة مثل Meta يصممون شرائحهم الخاصة. المنتج ليس حلاً سحرياً؛ بل هو رهان متأخر على تقنية لم تجد بعد موطئ قدم حقيقياً في مراكز البيانات الكبرى خارج المختبرات.